

Análise de Síntese (Analysis & Synthesis)

1. Arquivos de origem

As informações desta análise foram extraídas exclusivamente dos arquivos gerados pela compilação do projeto no Quartus Prime:

Arquivo	Papel
output_files/coprocessador.map.summary	Resumo da Analysis & Synthesis
output_files/coprocessador.map.rpt	Relatório completo de mapeamento/síntese
output_files/coprocessador.flow.rpt	Fluxo de compilação (status e tempos)

2. Resultado da síntese

Campo	Valor
Status	Successful — Mon Aug 31 17:34:15 2026
Quartus Prime	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision	coprocessador
Top-level Entity	DE1_SOC_golden_top
Family	Cyclone V
Registradores (pós-síntese)	1.612
Block memory bits	229.376
DSP Blocks	24
PLLs	2
Pinos (estimativa síntese)	241

3. Interpretação

A síntese concluiu com sucesso. O top-level é o wrapper da placa (DE1_SOC_golden_top), que instancia o núcleo coprocessador. Os 24 blocos DSP indicam que o sintetizador mapeou multiplicações inteiras (principalmente as edge functions do rasterizador_multi) em hardware DSP da Cyclone V.

A memória de 229.376 bits corresponde às RAMs internas: tilemaps A/B, padrões de tiles e padrões de sprites (arquivos .mif / altsyncram).

4. Conclusão da síntese

A etapa Analysis & Synthesis está aprovada. O design é sintetizável na Cyclone V com uso moderado de memória e DSP.